

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05266219 A

(43) Date of publication of application: 15.10.93

(51) Int. CI

G06F 15/78 G06F 12/06 G11C 16/06

(21) Application number: 04091919

(22) Date of filing: 17.03.92

(71) Applicant:

HITACHI LTD HITACHI VLSI ENG

CORP

(72) Inventor:

MATSUBARA KIYOSHI YASHIKI NAOKI BABA SHIRO ITO TAKASHI MUKAI HIROFUMI CATOLI MARIJISA

SATOU NARIHISA TERASAWA MASAAKI


(54) MICROCOMPUTER

(57) Abstract:

PURPOSE: To improve the efficiency of the first information write processing by selectively designating the first operation mode dependent upon the control of an incorporated circuit and the second operation mode dependent upon the control of an external device to rewrite data in a flash memory.

CONSTITUTION: A microcomputer MCU is provided with a nonvolatile flash memory FMRY, where information processed by a central processing unit CPU can be written by electric erase and write, on a single semiconductor chip CHP. An input terminal Pmode of an operation mode signal MODE which selectively designates the first operation mode where rewrite of the flah memory FEMR is controlled by the central processing unit CPU of the incorporated circuit and the second mode where it is controlled by the external device is provided. When information is first written in the flash memory FMRY in the stage before mounting of the microcomputer ECU onto a system, the second operation mode is designated.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-266219

(43)公開日 平成5年(1993)10月15日

| (51)Int.Cl. ⁸ G 0 6 F 15/78 12/06 | 餓別配号 5 1 0 A 5 3 0 | 庁内整理番号 75305L 88415B | FI | 技術表示箇所 |
|--|--------------------------|----------------------------|------------------------------|--------------------------------------|
| G 1 1 C 16/08 | | 9191-5L | G 1 1 C 17/00 | 309 Z |
| | | | 審査請求 | 未請求 請求項の数10(全 30 頁) |
| (21)出願番号 | 特願平4-91919 | | | 社日立製作所 |
| (22)出願日 | 平成4年(1992)3 | ₹ 17 B | (71)出願人 000233 日立超 グ株式 | エル・エス・アイ・エンジニアリン |
| | | | | 清 小平市上水本町5丁目20番1号 株 日立製作所武蔵工場内 |
| | | | (74)代理人 弁理士 | : 玉村 静世 |
| | | | | 最終頁に続く |


(54)【発明の名称】 マイクロコンピュータ

(57) 【要約】

【目的】 本発明の目的は、使い勝手の良好なフラッシュメモリを内蔵したマイクロコンピュータを提供することにある。

【構成】 CPUは中央処理装置、FMRYは電気的に消去・書込み可能な不揮発性のフラッシュメモリである。このフラッシュメモリFMRYに対する書換えを内蔵中央処理装置CPUに制御させる第1動作モードと外部のPROMライタに制御させる第2動作モードとを選択的に指定するための動作モード信号MODEの入力端子Pmodeを備える。フラッシュメモリFMRYは一括消去可能な単位として相互に記憶容量の相違される大メモリブロックLMBと小メモリブロックSMBを有する。それらメモリブロックLMB、SMBは、格納すべき情報量にしたがって利用される。

[岡 1]



全面フラッシュメモリ

【特許請求の範囲】

有し、

【請求項1】 単一の半導体チップ上に、中央処理装置と、この中央処理装置が処理すべき情報を電気的な消去・ 書込みによって書換え可能な不揮発性のフラッシュメモリとを備えたマイクロコンピュータであって、前記フラッシュメモリは、一括消去可能な単位として、相互に配憶容量の相違される複数個のメモリブロックを

前記フラッシュメモリに対する審換えを前記半導体チップの内蔵回路に制御させる第1動作モードと前記半導体 10 チップの外部装置に制御させる第2動作モードとを選択 的に指定するための動作モード信号の入力端子を備えて 成るものであることを特徴とするマイクロコンピュータ。

【請求項2】 前記メモリブロックの一部は、内蔵RA Mの記憶容量以下の記憶容量が設定された小メモリブロックであることを特徴とする請求項1 記載のマイクロコンピュータ。

【請求項3】 前記第1動作モードの指定に応じてフラッシュメモリを書換え制御する前記内蔵回路は前記中央 20 処理装置であり、前記第1動作モードの指定に応じて中央処理装置がフラッシュメモリの消去・書込みを行うための書換え制御プログラムを前記フラッシュメモリ又はマスクROMが保有して成るものであることを特徴とする請求項2記載のマイクロコンピュータ。

【請求項4】 前記書換え制御プログラムは、内蔵RA Mの特定アドレス領域を前記小メモリブロックのアドレスに重なる様に変更配置する処理と、そのRAMの特定アドレスに情報を書込む処理と、書込み後にRAMの配置アドレスを元の状態に復元する処理と、アドレス配置 30 が復元されたRAMの特定アドレスの情報で前記メモリブロックの内容を書換える処理とを含む、ものであることを特徴とする請求項3 記載のマイクロコンピュータ。

【請求項5】 前記書換え制御プログラムは、前記小メモリブロックの保持情報を内蔵RAMに転送する処理と、転送された情報の全部又は一部をそのRAM上で更新する処理と、更新された情報で当該メモリブロックを書換える処理とを含む、ものであることを特徴とする請求項3記載のマイクロコンピュータ。

【請求項6】 単一の半導体チップ上に、中央処理装置 40 と、この中央処理装置が処理すべき情報を電気的な消去・・
書込みによって審換え可能な不揮発性のフラッシュメモリとを備えたマイクロコンピュータであって、前記フラッシュメモリは、一括消去可能な単位として、相互に配憶容量の相違される複数個のメモリブロックを有し、前記メモリブロックのうちの一部又は全部のメモリブロックは、内蔵RAMの配憶容量以下の配憶容量が

設定された小メモリブロックであることを特徴とするマイクロコンピュータ。 【請求項7】 前記フラッシュメモリの事換えを中央処 50

理装置が制御するための書換え制御プログラムの保持領 域を備え、

2

その書換え制御プログラムは、内蔵RAMの特定アドレス領域を前記内蔵RAMよりも記憶容量の小さなメモリプロックのアドレスに重なる様に変更配置する処理と、そのRAMの特定アドレスに情報を書込む処理と、書込み後にRAMの配置アドレスを元の状態に復元する処理と、アドレス配置が復元されたRAMの特定アドレスの情報で前記メモリブロックの内容を書換える処理とを含む、ものであることを特徴とする請求項6記載のマイクロコンピュータ。

【請求項8】 前記フラッシュメモリの書換えを中央処理装置が制御するための書換え制御プログラムの保持領域を備え、

その書換え制御プログラムは、前記内蔵RAMよりも記憶容量の小さなメモリブロックの保持情報を内蔵RAMに転送する処理と、転送された情報の全部又は一部をそのRAM上で更新する処理と、更新された情報で当該メモリブロックを書換える処理とを含む、ものであることを特徴とする請求項6記載のマイクロコンピュータ。

【請求項9】 前記書換え制御プログラムの保持領域は、前記フラッシュメモリ又は内蔵マスクROMの所定記憶領域であることを特徴とする請求項7又は8記載のマイクロコンピュータ。

【請求項10】 前記フラッシュメモリは、一括消去すべきメモリブロックの指定情報を書換え可能に保持するためのレジスタを有するものであることを特徴とする請求項1万至9の何れか1項記載のマイクロコンピュータ。

) 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的な消去・書込みによって情報を書換え可能な不揮発性のフラッシュメモリを備えたマイクロコンピュータに関する。

[0002]

【従来の技術】特開平1-161469号には、プログラム可能な不揮発性メモリとしてEPROM(イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ)またはEEPROM(エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ)を単一の半導体チップに搭載したマイクロコンピュータについて記載されている。そのようなマイクロコンピュータにオン・チップ化された不揮発性メモリにはプログラムやデータが保持される。EPROMは紫外線により記憶情報を消去するものであるから、それを実装システムから取り外さなければ雷換えを行うことができない。EEPROMは電気的に消去・書込みを行うことができるので、システムに実装された状態でその記憶情報を書換えることができるが、それを構成するメモリセルは、MNOS(メタル・ナイトライド・オキサイド・セ

ミコンダクタ)のような配憶素子のほかに選択トランジスタを必要とするため、EPROMに比べて例えば2.5倍から5倍程度の大きさになり、相対的に大きなチップ占有面積を必要とする。

[0003] 特開平2-289997号には一括消去型 EEPROMについて記載されている。この一括消去型 EEPROMは本明細書におけるフラッシュメモリと同意義に把握することができる。フラッシュメモリは、電気的な消去・書込みによって情報を書換え可能であって、EPROMと同様にそのメモリセルを1個のトランジスタで構成することができ、メモリセルの全てを一括して、またはメモリセルのブロックを一括して電気的に消去する機能を持つ。したがって、フラッシュメモリは、システムに実装された状態でそれの記憶情報を書換えることができると共に、その一括消去機能により書換え時間の短縮を図ることができ、さらに、チップ占有面積の低減にも寄与する。

[0004]

【発明が解決しようとする課題】本発明者はマイクロコンピュータにフラッシュメモリを搭載することについて 検討し、これにより以下の点を見い出した。

- (1) マイクロコンピュータの内蔵ROMにはプログラム及びデータが格納される。更にデータには大容量データと小容量データがある。これらプログラム及びデータを書き換える場合、通常前者については数十KB(キロバイト)の大きな単位で、後者については数十B(バイト)の小さな単位で書換が行われる。このとき、フラッシュメモリの消去単位がチップ一括または同一サイズのメモリブロック単位で行われるのでは、プログラム領域にはちょうど良いがデータ領域には消去単位が大きすぎ 30 て使いにくかったり、或はその逆のケースも起こり得
- (2) マイクロコンピュータをシステムに実装した後にフラッシュメモリの保持情報の一部を書換えるような場合には、当該情報を保有している一部のメモリブロックを書換え対象とすればよいが、一括消去可能なメモリブロックの記憶容量が全てのメモリブロックで等しくされているならば、メモリブロックの記憶容量よりも情報量の少ない情報だけを書換えればよい場合にも比較的記憶容量の大きなメモリブロックを一括消去した後に当該メモリブロック全体に対して順次書込みを行わなければならず、実質的に書換えを要しない情報のための書換えに無駄な時間を要やすことになる。
- (3) フッラシュメモリに書き込むべき情報はそのマイクロコンピュータが適用されるシステムにしたがって決定されるが、当該マイクロコンピュータをシステムに実装した状態で最初から全ての情報を書込んでいたのでは非能率的な場合がある。
- (4) マイクロコンピュータの実装状態でフラッシュメ モリを書換えるとき、書換対象メモリブロックの一部の 50

情報だけを書換えればよくても、一括消去した後のメモリブロックの全体に書込むべき情報の全てをマイクロコンピュータの外部から順次もらいながら書込みを行っていたのでは、書換対象メモリブロックの一部の情報だけを書換えればよくても、当該メモリブロック全体に書込むべき情報の全てを外部から受け取らなくてはならず、実質的に書換えを要しない情報、すなわち書換え前に内部で保持している情報も重ねて外部から転送されなければならず、メモリブロックの一部書換のための情報転送に無駄がある。

(5) フラッシュメモリを一括消去で書換える時間はその情報記憶形式故にRAM (ランダム・アクセス・メモリ) などのメモリに比べて相当長いため、マイクロコンピュータによる機器制御動作に同期してリアルタイムにフラッシュメモリを書換えることができない。

【0005】本発明の目的は、使い勝手の良好なフラッ シュメモリを内蔵したマイクロコンピュータを提供する ことにある。更に詳しく言えば、本発明の第1の目的 は、内蔵フッラシュメモリに対して行われる最初の情報 20 書込み処理の高効率化を図ることができるマイクロコン ピュータを提供することである。本発明の第2の目的 は、フラッシュメモリの一部のメモリブロックが保持す る情報の一部の書換えに対して、当該メモリブロックを 一括消去した後の書込み動作の無駄をなくして、書換え 効率を向上させることである。本発明の第3の目的は、 メモリブロックの一部書換のために必要な外部からの書 込み情報の転送動作の無駄をなくして、書換え効率を向 上させることである。本発明の第4の目的は、マイクロ コンピュータの制御動作に同期してリアルタイムにフラ ッシュメモリの保持情報を変更できるようにすることで ある。

【0006】 本発明の前配並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下配 の通りである。

【0008】すなわち、単一の半導体チップ上に、中央 40 処理装置と、この中央処理装置が処理すべき情報を電気 的な消去・書込みによって書換え可能な不揮発性のフラ ッシュメモリとを備えたマイクロコンピュータに対し て、前記フラッシュメモリに対する書換えを前記半導体 チップの内蔵回路例えば中央処理装置に制御させる第1 動作モードと前記半導体チップの外部装置に制御させる 第2動作モードとを選択的に指定するための動作モード 信号の入力端子を設ける。

【0009】前配第1動作モードの指定に応じて中央処理装置が書換え制御を行うとき、当該中央処理装置が実行すべき事換え制御プログラムはマスクROMに保有さ

せ、或はフラッシュメモリに予め格納しておいた書換制 御プログラムをRAMに転送して、これを実行させることができる。

【0010】用途に応じてフラッシュメモリに格納すべき情報量がその情報の種類例えばプログラム、データテーブル、制御データなどに応じて相違されることを考慮した場合に、フラッシュメモリの一部のメモリブロックが保持する情報の一部の書換えに対して、当該メモリブロックを一括消去した後の書込み動作の無駄をなくして、書換え効率を向上させるには、前記フラッシュメモ 10 リにおける一括消去可能な単位として、相互に記憶容量の相違される複数個のメモリブロックを割当てるとよい。

【0011】マイクロコンピュータの内外からフラッシュメモリの書換えを制御する場合に、一括消去すべきメモリブロックを容易に指定できるようにするには、一括消去すべきメモリブロックの指定情報を書換え可能に保持するためのレジスタをフラッシュメモリに内蔵させるとよい。

【0012】内蔵フラッシュメモリが、一括消去可能な 単位として相互に記憶容量の相違される複数個のメモリ ・プロックを有するとき、内蔵RAMをメモリブロック書 換えのための作業領域もしくはデータバッファ領域とし て利用可能にするには内蔵RAMの記憶容量以下に設定 されたメモリブロックを設けておくとよい。このとき、 メモリブロックの一部書換のために必要な外部からの書 込み情報の転送動作の無駄をなくして、書換え効率を向 上させるには、前記内蔵RAMよりも記憶容量の小さな メモリブロックの保持情報を内蔵RAMに転送し、転送 された情報の全部又は一部をそのRAM上で更新して、 その更新された情報で当該メモリブロックを審換えるよ うにするとよい。また、フラッシュメモリが保持する制 御データなどのチューニングを行うような場合に、マイ クロコンピュータの制御動作に同期してリアルタイムに フラッシュメモリの保持情報を変更できるようにするに は内蔵RAMの特定アドレスの領域を、前記内蔵RAM よりも記憶容量の小さなメモリブロックのアドレスに重 なる様に変更配置し、すなわちメモリブロックをアクセ スした場合に重なったRAMがアクセスされる様に、変 更配置し、そのRAMの特定アドレスで作業を行った後 40 でRAMの配置アドレスを元の状態に復元し、メモリブ ロックの内容を前記RAMの特定アドレスの情報で書換 える処理を行うようにするとよい。

[0013]

【作用】上記した手段によれば、本発明に係るマイクロコンピュータをシステムに実装する前のような段階で最初にそのフラッシュメモリに情報を書き込むようなときは、第2動作モードを指定することにより、PROMライタのような外部書き込み装置の制御によって能率的に情報の書き込みが行われる。

【0014】 フラッシュメモリにおける一括消去可能な 単位として相互に配憶容量の相違される複数個のメモリ ブロックには夫々の記憶容量に応じて例えばプログラ ム、データテーブル、制御データなどが書き込まれる。 【0015】システムにマイクロコンピュータを実装し た後でフラッシュメモリを書換える場合には、第1動作 モードを指定することにより、書換え制御をマイクロコ ンピュータ内蔵の中央処理装置などに実行させる。この とき、相対的に情報量の大きなデータは相対的に記憶容 **量の大きなメモリブロックに、相対的に情報量の小さな** データは相対的に記憶容量の小さなメモリブロックに書 き込んでおくことができる。すなわち記憶すべき情報量 に見合う記憶容量のメモリブロックを利用することがで きる。したがって、フラッシュメモリの保持情報の一部 書換えのために所要のメモリブロックを一括消去して も、実質的に書換えを要しない情報群も併せて消去した 後で再び書き戻すと言うような無駄が極力防止される。 【0016】特に、複数個のメモリブロックのうち内蔵 RAMの記憶容量以下に設定されたメモリブロックを設 けておくことは、内蔵RAMをメモリブロック書換えの ための作業領域若しくはデータバッファ領域として利用 可能にする。すなわち、マイクロコンピュータの実装状 態でフラッシュメモリを書換えるとき、書換対象メモリ ブロックの情報を内蔵RAMに転送し、書換えるべき一 部の情報だけを外部からもらってそのRAM上で書換を 行ってから、フラッシュメモリの書換を行えば、書換え 前に内部で保持されている事換を要しない情報を重ねて 外部から転送を受けなくても済み、 メモリブロックの一 部書換のための情報転送の無駄を省く。また、フラッシ ュメモリの一括消去時間は小メモリブロックに対しても 30 さほど短くならないから、マイクロコンピュータによる 制御動作に同期してリアルタイムにフラッシュメモリそ れ自体を書換えることはできないが、内蔵RAMをメモ リブロック書換えのための作業領域若しくはデータバッ ファ領域として利用することにより、リアルタイムに書 換えたのと同じデータを結果的にメモリブロックに得る ことができる。

6

[0017]

【実施例】以下本発明に係るマイクロコンピュータを項目を分けて順次説明する。

【0018】 [1] 全面フラッシュメモリ採用のマイクロコンピュータ

【0019】図1には全面フラッシュメモリを採用したマイクロコンピュータの一実施例ブロック図が示される。同図に示されるマイクロコンピュータMCUは、中央処理装置CPU、及びこの中央処理装置CPUが処理すべき情報を電気的な消去・書込みによって書換え可能な不揮発性のフラッシュメモリFMRY、並びにタイマTMR、シリアル・コミュニケーション・インタフェー50スSCI、ランダム・アクセス・メモリRAM、その他

の入出力回路 I / Oなどの周辺回路、そして制御回路 C ONTが、公知の半導体集積回路製造技術によって、シ リコンのような単一の半導体チップCHP上に形成され て成る。前記フラッシュメモリFMRYは、電気的な消 去・書込みによって情報を書換え可能であって、EPR OMと同様にそのメモリセルを1個のトランジスタで構 成することができ、更にメモリセルの全てを一括して、 またはメモリセルのプロック(メモリブロック)を一括 して電気的に消去する機能を持つ。フラッシュメモリF MRYは、一括消去可能な単位として複数個のメモリブ ロックを有する。図1において、LMBは相対的に記憶 容量の大きな大メモリブロックであり、SMBは相対的 に記憶容量の小さな小メモリブロックである。小メモリ ブロック SMBの記憶容量はランダム・アクセス・メモ リRAMの記憶容量よりも小さくされる。 したがって、 ランダム・アクセス・メモリRAMは、小メモリブロッ クSMBからデータ転送を受けてその情報を一時的に保 持することができ、書換えのための作業領域も若しくは データバッファ領域として利用可能になる。 このフラッ シュメモリFMRYには所要のデータやプログラムが書 き込まれる。尚、 フラッシュメモリFMRYの詳細につ いては後述する。

【0020】フラッシュメモリFMRYは、マイクロコンピュータMCUがシステムに実装された状態で中央処理装置CPUの制御に基づいてその記憶情報を書換え可能にされると共に、汎用PROMライタのような前記半導体チップCHPの外部装置の制御に基づいてその記憶情報を書換え可能にされる。図においてMODEは、前記フラッシュメモリFMRYを中央処理装置CPUに書換え制御させる第1動作モードと前記外部装置に制御させる第2動作モードとを選択的に指定するための動作モード信号であり、半導体チップCHP上のモード信号入力端子Pmodeに与えられる。

【0021】 [2] マスクROM, フラッシュメモリ採 用のマイクロコンピュータ

【0022】図2にはフラッシュメモリと共にマスクROMを採用したマイクロコンピュータの一実施例ブロック図が示される。同図に示されるマイクロコンピュータMCUにおいては、図1のフラッシュメモリFMRYの一部がマスク・リード・オンリ・メモリMASKROM 40に置換えられている。マスク・リード・オンリ・メモリMASKROMには書換を要しないデータやプログラムが保持されている。図2に示されるフラッシュメモリFMRYは、一括消去可能な単位として前記小メモリブロックSMBを複数個有する。

【0023】 [3] 汎用PROMライタによる情報書き 込み

【0024】図3には汎用PROMライタによるフラッシュメモリFMRYの割換えに着目したブロック図が示される。同図には前記モード信号MODEの一例として 50

MDO、MD1, MD2が示される。モード信号MD1 乃至MD3は前記制御回路CONTに供給される。制御 回路CONTに含まれるデコーダは、特に制限されない が、モード信号MD1乃至MD3を解読して、フラッシ ュメモリFMRYに対して書き込みを要しない動作モー ドが指示されているか、又は前記第1動作モード若しく は第2動作モードが指示されているかを判定する。この とき第2動作モードの指示が判断されると、制御回路C ONTは、汎用PROMライタPRWとインタフェース されるべき I/Oポートを指定して、内蔵フラッシュメ モリFMRYを直接外部の汎用PROMライタPRWで アクセス可能に制御する。すなわち、フラッシュメモリ FMRYとの間でデータの入出力を行うためのI/Oポ ートPORTdataと、フラッシュメモリFMRYに アドレス信号を供給するためのI/OポートPORTa ddrと、フラッシュメモリFMRYに各種制御信号を 供給するためのI/OポートPORTcontとが指定 される。更に、汎用PROライタPRWによる書換え制 御とは直接関係ない中央処理装置CPU,ランダム・ア クセス・メモリRAM, マスク・リード・オンリ・メモ リMASKROMなどの内蔵機能ブロックの実質的な動 作が抑制される。例えば、図3に例示的に示されるよう にデータバスDBUSとアドレスバスABUSの夫々に 配置されたスイッチ手段SWITCHを介して前記中央 処理装置CPUなどの内蔵機能ブロックとフラッシュメ モリFMRYとの接続を切離す。前記スイッチ手段SW ITCHは、前記CPUなどの内蔵機能ブロックからデ ータバスDBUSにデータを出力する回路や、アドレス バスABUSにアドレスを出力する回路に配置された、 トライステート (3ステート) 形式の出力回路として把 握することもできる。このようなトライステート出力回 路は、第2動作モードに呼応して高出力インピーダンス 状態に制御される。図3の例では汎用PROライタによ る書換え制御とは直接関係ない中央処理装置CPU,ラ ンダム・アクセス・メモリRAM, マスク・リード・オ ンリ・メモリMASKROMなどの内蔵機能ブロック は、スタンバイ信号STBY*(記号*はそれが付され た信号がロウ・アクティブ信号であることを意味する) により低消費電力モードにされている。低消費電力モー ドにおいて前記トライステート出力回路が高出力インピ ーダンス状態に制御されるなら、モード信号でMDO乃 至MD2による第2動作モードの指定に呼応してそれら の機能ブロックに低消費電力モードを設定して、汎用P ROライタPRWによる審換え制御とは直接関係ないC PU, RAM, ROMなどの内蔵機能ブロックの実質的 な動作を抑制してもよい。

【0025】第2動作モードが設定されるマイクロコン ピュータMCUの前記I/OポートPORTdata, PORTaddr, PORTcontは変換ソケットS OCKETを介して汎用PROMライタPRWに結合さ れる。変換ソケットSOCKETは、一方においてI/ OポートPORTdata, PORTaddr, POR Tcontの端子配置を有し、他方において標準メモリ の端子配置を有し、相互に同一機能端子が内部で接続さ れている。

【0026】 [4] CPU制御による書き込み制御プログラム

【0027】図4にはCPU制御によるフラッシュメモ リFMRYの書換えに着目したブロック図が示される。 図1のマイクロコンピュータMCUにおいて中央処理装 置CPUが実行すべき書換え制御プログラムは予め汎用 **PROMライタPRWにてフラッシュメモリFMRYに** 書き込まれている。図2のマイクロコンピュータMCU では、中央処理装置CPUが実行すべき書換え制御プロ グラムをマスク・リード・オンリ・メモリMA SKRO Mに保持させておくことができる。 前記モード信号MD O乃至MD2によって第1動作モードが指示され、制御 回路CONTがこれを認識することにより、中央処理装 置CPUは、既にフラッシュメモリFMRYに書き込ま れた書き込み制御プログラム、或はマスク・リード・オ ンリ・メモリMASKROMが保持する書換え制御プロ グラムにしたがってフラッシュメモリFMRYにデータ の書き込みを行っていく。

【0028】図5には全面フラッシュメモリとされるマイクロコンピュータ(図1参照)のメモリマップが示される。同図においてフラッシュメモリの所定の領域には書換え制御プログラムと、転送制御プログラムが予め書き込まれている。中央処理装置CPUは、第1動作モードが指示されると、転送制御プログラムを実行して書換え制御プログラムをランダム・アクセス・メモリRAM 30に転送する。転送終了後、中央処理装置CPUの処理は、そのランダム・アクセス・メモリRAM上の書換え制御プログラムの実行に分岐され、これによって、フラッシュメモリFMRYに対する消去並びに書込み(ベリファイを含む)が繰返される。

【0029】図6にはフラッシュメモリと共にマスクR OMを有するマイクロコンピュータ(図2参照)のメモリマップが示される。この場合には図5で説明したような転送制御プログラムは不要とされる。中央処理装置C PUは、第1動作モードが指示されると、マスク・リー 40ド・オンリ・メモリMASKROMが保持する書換え制御プログラムを順次実行し、これにより、フラッシュメモリFMRYに対する消去並びに書込みが繰返される。

【0030】図7には中央処理装置CPUによる消去の一例制御手順が示される。先ず中央処理装置CPUは、前記書換え制御プログラムにしたがって、消去を行うべきアドレス範囲のメモリセルに対してプレライトを行う。これによって消去前のメモリセルの状態は全て費込み状態にそろえられる。次いで、消去対象メモリセルに対して、少しずつ消去を行いながらその都度消去の度合 50

をベリファイし(イレーズ/ベリファイ)、過消去を防止して消去動作を完了する。汎用PROMライタPRWによる消去も同様に行われる。なお、フラッシュメモリの消去シーケンスについては後で詳述する。

【0031】図8には中央処理装置CPUによる書き込 みの一例制御手順が示される。先ず中央処理装置CPU は、フラッシュメモリFMRYの書込みスタートアドレ スを設定する。次いで、書換え制御プログラムによって 指定された周辺回路例えばシリアル・コミュニケーショ ン・インタフェースSCI若しくはI/Oポートを介し て、外部から送られるデータを読み込む。このようにし て読み込んだデータをフラッシュメモリFMRYに所定 時間書き込み、書込んだデータを読出して正常に書き込 まれたかをベリファイをする(ライト/ベリファイ)。 以下、上記データの読込み、書込み、及びベリファイを 書込み終了アドレスまで繰返していく。汎用PROMラ イタPRWによる書き込みも同様に行われる。但しこの 場合には、書き込むべきデータはPROMライタPRW から所定のポートを介して与えれれる。なお、フラッシ ュメモリの書込みシーケンスについては後で詳述する。 【0032】 [5] 汎用PROMライタによる書込みと CPU制御の書込みの使い分け

【0033】汎用PROMライタによる書込みは、主にマイクロコンピュータMCUのオンボード前すなわちマイクロコンピュータMCUをシステムに実装する前の初期データ、又は初期プログラムの書込みに適用される。これにより、比較的大量の情報を能率的に書込むことができる。

【0034】CPU制御の書込みは、マイクロコンピュータMCUが実装されたシステム(実装機とも称する)を動作させながらデータのチューニングをする場合、またプログラムのバグ対策、若しくはシステムのバージョンアップに伴うプログラムの変更等、マイクロコンピュータMCUがシステムに実装された状態(オンボード状態)でデータやプログラムの変更が必要になった場合に適用される。これにより、マイクロコンピュータMCUを実装システムから取り外すことなくフラッシュメモリFMRYを書換えることができる。

【0035】 (6】リアルタイム書換えへの対応 【0036】 図9にはフラッシュメモリのリアルタイム 書換えへの対応手法の一例が示される。フラッシュメモ リFMRYは、その記憶形式故に、一括消去単位として のメモリブロックの記憶容量を小さくしても消去に要す る時間は短縮されず、例えば数10msec~数秒かか る。これにより、マイクロコンピュータMCUが実装さ れたシステムを動作させながら、フラッシュメモリFM RYが保持する制御データなどをリアルタイムで書換え てデータのチューニングを行うことは難しい。これに対 処するため、前記内蔵RAMをメモリブロック書換えの ための作業領域若しくはデータバッファ領域として利用 20

する。すなわち、先ず、チューニングされるべきデータ を保持する所定の小メモリブロック SMBのデータをラ ンダム・アクセス・メモリRAMの特定アドレスに転送 する。次に前記ランダム・アクセス・メモリRAMの特 定アドレス領域を所定の小メモリブロック SMBのアド レスにオーバーラップさせる。このようなアドレス配置 の変更は、所定の制御ビット若しくはフラグの設定に呼 応して、ランダム・アクセス・メモリRAMのデコード 論理を切替え可能にしておくことによって実現すること ができる。そして、制御データなどのチューニングは、 所定のメモリブロックSMBのアドレスがオーバーラッ プされたランダム・アクセス・メモリRAMを用いて行 われる。チューニングを完了した後は、ランダム・アク セス・メモリRAMとメモリブロックSMBのアドレス オーバーラップを解除して、ランダム・アクセス・メモ リRAMの配置アドレスを元の状態に復元する。最後 に、ランダム・アクセス・メモリRAMが保持するチュ ーニングされたデータを用いて、フラッシュメモリのメ モリブロックSMBを書換える。これにより、マイクロ コンピュータMCUが実装されたシステムを動作させな がら、フラッシュメモリが保持する制御データなどをリ アルタイムで書換えたとのと同じデータを、結果的にメ モリブロック SMBに得ることができる。

【0037】 [7] メモリブロックの一部書換えの能率 化

【0038】図10にはフラッシュメモリのメモリブロ ックの一部書換えを能率化する手法の一例が示される。 プログラムのバグの修正若しくはバージョンアップなど に際して、フラッシュメモリFMRYの所定メモリブロ ックSMBが保持している情報の一部を書換える場合 は、前記RAMよりも記憶容量の小さなメモリブロック SMBの保持情報を内蔵RAMに転送し、転送された情 報の一部をそのRAM上で更新して、その更新された情 報で当該メモリブロックを書換えるようにする。これに より、メモリブロックSMBの一つを一括消去しても、 当該メモリブロック SMBの保持情報はRAMに保存さ れているため、書換えるべきデータだけを外部から受け 取ってそのRAM上で書換を行えば、書換え前にフラッ シュメモリFMRYが保持している書換を要しない情報 を重ねて外部から転送を受けなくても済み、メモリブロ 40 ックの一部事換のための情報転送の無駄を省くことがで きる。

【0039】 (8) フラッシュメモリの原理

【0040】図11にはフラッシュメモリの原理が示される。同図(A)に例示的に示されたメモリセルは、2 層ゲート構造の絶縁ゲート型電界効果トランジスタにより構成されている。同図において、1はP型シリコン基板、2は上記シリコン基板1に形成されたP型拡散層、4はN型拡散層である。5は薄い酸化膜6(例えば厚さ10nm)を介して上記P型シリコン基板1上に形成さ

れたフローティングゲート、7は酸化膜8を介して上記フローティングゲート5上に形成されたコントロールゲート、9はソース、10はドレインである。このメモリセルに記憶される情報は、実質的にしきい値電圧の変化としてトランジスタに保持される。以下、特に述べないかぎり、メモリセルにおいて、情報を記憶するトランジスタ(以下、記憶トランジスタと称する)がNチャンネル型の場合について述べる。

12

【0041】メモリセルへの情報の書き込み動作は、例えばコントロールゲート7及びドレイン10に高圧を印加して、アバランシェ注入によりドレイン10側からフローティングゲート5に電子を注入することで実現される。この書き込み動作により記憶トランジスタは、図11の(B)に示されるように、そのコントロールゲート7からみたしきい値電圧が、書き込み動作を行わなかった消去状態の記憶トランジスタに比べて高くなる。

【0042】一方、消去動作は、例えばソースに高圧を 印加して、トンネル現象によりフローティングゲートフ からソース9側に電子を引き抜くことによって実現され る。図11の(B)に示されるように、消去動作により 記憶トランジスタはそのコントロールゲート7からみた しきい値電圧が低くされる。図11の(B)では、書き 込み並びに消去状態の何れにおいても記憶トランジスタ のしきい値は正の電圧レベルにされる。すなわちワード 線からコントロールゲートに与えられるワード線選択レ ベルに対して、書き込み状態のしきい値電圧は高くさ れ、消去状態のしきい値電圧は低くされる。双方のしき い値電圧とワード線選択レベルとがそのような関係を持 つことによって、選択トランジスタを採用することなく 1個のトランジスタでメモリセルを構成することができ る。記憶情報を電気的に消去する場合においては、フロ ーティングゲートに蓄積された電子をソース電極に引く 抜くことにより、記憶情報の消去が行われるため、比較 的長い時間、消去動作を続けると、書き込み動作の際に フローティングゲートに注入した電子の量よりも多くの 電子が引く抜かれることになる。そのため、電気的消去 を比較的長い時間続けるような過消去を行うと、記憶ト ランジスタのしきい値電圧は例えば負のレベルになっ て、ワード線の非選択レベルにおいても選択されるよう な不都合を生ずる。尚、書込みも消去と同様にトンネル 電流を利用して行うこともできる。

【0043】読み出し動作においては、上記メモリセルに対して弱い書き込み、すなわち、フローティングゲート5に対して不所望なキャリアの注入が行われないように、ドレイン10及びコントロールゲート7に印加される電圧が比較的低い値に制限される。例えば、1V程度の低電圧がドレイン10に印加されるとともに、コントロールゲート7に5V程度の低電圧が印加される。これらの印加電圧によって記憶トランジスタを流れるチャンネル電流の大小を検出することにより、メモリセルに記

憶されている情報の"O"、"1"を判定することができる。

【0044】図12は前記記憶トランジスタを用いたメモリセルアレイの構成原理を示す。同図には代表的に4個の記憶トランジスタ(メモリセル)Q1乃至Q4が示される。X, Y方向にマトリクス配置されたメモリセルにおいて、同じ行に配置された記憶トランジスタQ1,Q2(Q3,Q4)のコントロールゲート(メモリセルの選択ゲート)は、それぞれ対応するワード線WL1(WL2)に接続され、同じ列に配置された記憶トランジスタQ1,Q3(Q2,Q4)のドレイン領域(メモリセルの入出力ノード)は、それぞれ対応するデータ線DL1,DL2に接続されている。上記記憶トランジスタQ1,Q3(Q2,Q4)のソース領域は、ソース線SL1(SL2)に結合される。

【0045】図13にはメモリセルに対する消去動作並 びに書込み動作のための電圧条件の一例が示される。同 図においてメモリ素子はメモリセルを意味し、ゲートは メモリセルの選択ゲートとしてのコントロールゲートを 意味する。同図において負電圧方式の消去はコントロー ルゲートに例えば-10Vのような負電圧を印加するこ とによって消去に必要な高電界を形成する。同図に例示 される電圧条件から明らかなように、正電圧方式の消去 にあっては少なくともソースが共通接続されたメモリセ ルに対して一括消去を行うことができる。したがって図 12の構成において、ソース線SL1, SL2が接続さ れていれば、4個のメモリセルQ1乃至Q4は一括消去 可能にされる。この場合、同一ソース線につながるメモ リビットの数を変えることによりメモリブロックのサイ ズを任意に設定することができる。ソース線分割方式の 場合には最小の一括消去単位とされるメモリブロックは データ線一本分となる。一方、負電圧方式の消去にあっ ては少なくともコントロールゲートが共通接続されたメ モリセルに対して一括消去を行うことができる。

【0046】 [9] 配憶容量を相違させた複数メモリブロック化

【0047】図14には一括消去可能なメモリブロックの記憶容量を相違させたフラッシュメモリの一例回路ブロック図が示される。

【0048】同図に示されるフラッシュメモリFMRYは、8ビットのデータ入出力端子DO~D7を有し、各データ入出力端子毎にメモリアレイARYO~ARY7を備える。メモリアレイARYO~ARY7は、相対的に記憶容量の大きなメモリブロックLMBと相対的に記憶容量の小さなメモリブロックSMBとに2分割されている。図には代表的にメモリアレイARYOの詳細が示されているが、その他のメモリアレイARY1~ARY7も同様に構成されている。

【0049】 夫々のメモリアレイARY0~ARY7に は前記図11で説明した2層ゲート構造の絶縁ゲート型 50

電界効果トランジスタによって構成されたメモリセルM Cがマトリクス配置されている。同様同図においてWL 0~WLnは全てのメモリアレイARY 0~ARY 7に共通のワード線である。同一行に配置されたメモリセルのコントロールゲートは、それぞれ対応するワード線に接続される。夫々のメモリアレイARY 0~ARY 7において、同一列に配置されたメモリセルMCのドレイン領域は、それぞれ対応するデータ線DL0~DL7に接続されている。メモリブロック SMBを構成するメモリセルMCのソース領域はソース線SL1に共通接続され、メモリブロック LMBを構成するメモリセルMCのソース領域はソース線SL2に共通接続されている。

14

【0050】前記ソース線SL1、SL2には電圧出力回路VOUT1、VOUT2から消去に利用される高電圧Vppが供給される。電圧出力回路VOUT1、VOUT2の出力動作は、消去ブロック指定レジスタのビットB1、B2の値によって選択される。例えば消去ブロック指定レジスタのビットB1、T"が設定されることによって各メモリアレイARY0~ARY7のメモリブロックSMBだけが一括消去可能にされる。消去ブロック指定レジスタのビットB2に"1"が設定された場合は、各メモリアレイARY0~ARY7のメモリブロックLMBだけが一括消去可能にされる。双方のビットB1、B2に"1"が設定されたときはフラッシュメモリ全体が一括消去可能にされる。

【0051】前記ワード線WL0~WLnの選択は、ロ ウアドレスバッファXABUFF及びロウアドレスラッ チXALATを介して取り込まれるロウアドレス信号A XをロウアドレスデコーダXADECが解読することに よって行われる。ワードドライバWDRVはロウアドレ スデコーダXADECから出力される選択信号に基づい てワード線を駆動する。データ読出し動作においてワー ドドライバWDRVは電圧選択回路VSELから供給さ れる5Vのような電圧Vccと0Vのような接地電位と を電源として動作され、選択されるべきワード線を電圧 Vccによって選択レベルに駆動し、非選択とされるベ きワード線を接地電位のような非選択レベルに維持させ る。データの書き込み動作においてワードドライバWD RVは、電圧選択回路VSELから供給される12Vの ような電圧Vppと0Vのような接地電位とを電源とし て動作され、選択されるベきワード線を12Vのような 書き込み用高電圧レベルに駆動する。データの消去動作 においてワードドライバWDRVの出力はOVのような 低い電圧レベルにされる。

【0052】 夫々のメモリアレイARY0~ARY7において前記データ線DL0~DL7はカラム選択スイッチYS0~YS7を介して共通データ線CDに共通接続される。カラム選択スイッチYS0~YS7のスイッチ制御は、カラムアドレスパッファYABUFF及びカラムアドレスラッチYALATを介して取り込まれるカラ

ムアドレス信号AYをカラムアドレスデコーダYADE Cが解読することによって行われる。カラムアドレスデコーダYADECの出力選択信号は全てのメモリアレイARYO〜ARY7に共通に供給される。したがって、カラムアドレスデコーダYADECの出力選択信号のうちの何れか一つが選択レベルにされることにより、各メモリアレイARYO〜ARY7において共通データ線CDには1本のデータ線が接続される。

【0053】メモリセルMCから共通データ線CDに読 出されたデータは選択スイッチRSを介してセンスアン プSAMPに与えられ、ここで増幅されて、データ出力 バッファDOBUFFから外部に出力される。前記選択 スイッチRSは読出し動作に同期して選択レベルにされ る。外部から供給される書き込みデータはデータ入力バ ッファDIBUFFを介してデータ入力ラッチ回路DI LATに保持される。データ入力ラッチ回路DILAT に保持されたデータが"O"のとき、書き込み回路WR ITは選択スイッチWSを介して共通データ線CDに書 き込み用の高電圧を供給する。この書き込み用高電圧は カラムアドレス信号AYによって選択されたデータ線を 通して、ロウアドレス信号AXでコントロールゲートに 高電圧が印加されるメモリセルのドレインに供給され、 これによって当該メモリセルが書き込みされる。前記選 択スイッチWSは書き込み動作に同期して選択レベルに される。書き込み消去の各種タイミングや電圧の選択制 御は書き込み消去制御回路WECONTが生成する。

【0054】 [10] 図1に対応されるマイクロコンピュータの詳細

【0055】図15には図1のマイクロコンピュータに 対応される更に詳細なマイクロコンピュータの実施例ブ 30 ロック図が示される。同図に示されるマイクロコンピュ ータMCUは、図1に示される機能ブロックと同一機能 ブロックとして、中央処理装置CPU、フラッシュメモ リFMRY、シリアル・コミュニケーション・インタフ ェースSCI、制御回路CONT、及びランダム・アク セス・メモリRAMを含む。図1のタイマに相当するも のとして、16ピット・インテグレーテッド・タイマ・ パルスユニットIPUと、ウォッチドッグタイマWDT MRを備える。また、図1の入出力回路 I/Oに相当す るものとして、ポートPORT1乃至PORT12を備 40 える。更にその他の機能ブロックとして、クロック発振 器CPG、割り込みコントローラIRCONT、アナロ グ・ディジタル変換器ADC、及びウェートステートコ ントローラWSCONTが設けられている。前配中央処 理装置CPU、フラッシュメモリFMRY、ランダム・ アクセス・メモリRAM、及び16ビット・インテグレ ーテッド・タイマ・パルスユニットIPUは、アドレス バスABUS、下位データバスLDBUS (例えば8ビ ット)、及び上位データバスHDBUS(例えば8ビッ ト) に接続される。前配シリアル・コミュニケーション 50

・インタフェースSCI、ウォッチドッグタイマWDT MR、割り込みコントローラIRCONT、アナログ・ディジタル変換器ADC、ウェートステートコントローラWSCONT、及びポートPORT1乃至PORT1 2は、アドレスバスABUS、及び上位データバスHD BUSに接続される。

16

【0056】図15において、Vppはフラッシュメモ リFMRYの書換え用高電圧である。EXTAL及びX TALはマイクロコンピュータのチップに外付けされる 図示しない振動子から前記クロック発振器CPGに与え られる信号である。 φはクロック発振器CPGから外部 に出力される同期クロック信号である。MDO乃至MD 2はフラッシュメモリFMRYの書換えに際して第1動 作モード又は第2動作モードを設定するために制御回路 CONTに供給されるモード信号であり、図1のモード 信号MODEに対応される。RES*はリセット信号、 STBY*はスタンバイ信号であり、中央処理装置CP U並びにその他の回路ブロックに供給される。NMIは ノン・マスカブル・インタラプト信号であり、マスク不 可能な割り込みを前記割り込みコントローラICONT に与える。図示しないその他の割り込み信号はポートP ORT8、PORT9を介して割り込みコントローラI CONTに与えられる。AS*は外部に出力されるアド レス信号の有効性を示すアドレスストローブ信号、RD *はリードサイクルであることを外部に通知するリード 信号、HWR*は上位8ピットのライトサイクルである ことを外部に通知するアッパーバイト・ライト信号、L WR*は下位8ビットのライトサイクルであることを外 部に通知するロアーバイト・ライト信号であり、それら はマイクロコンピュータMCUの外部に対するアクセス 制御信号とされる。

【0057】外部のPROMライタでフラッシュメモリFMRYを直接書換え制御する第2動作モード以外において、マイクロコンピュータMCUが外部をアクセスするためのデータBD0乃至BD15の入出力には、特に制限されないが、前記ポートPORT1, PORT2が割当てられる。このときのアドレス信号BAO乃至BA19の出力には、特に制限されないが、前記ポートPORT3乃至PORT5が割当てられる。

【0058】一方、マイクロコンピュータMCUに第2動作モードが設定されたとき、そのフラッシュメモリFMRYを書換え制御するPROMライタとの接続には、特に制限されないが、前記ポートPORT2乃至PORT5及びPORT8が割当てられる。すなわち、書込み並びにベリファイのためのデータED0乃至ED7入出力には前記ポートPORT2が割当てられ、アドレス信号EA0ないしEA16の入力並びにアクセス制御信号CE*(チップイネーブル信号)、OE*(アウトブットイネーブル信号)、WE*(ライトイネーブル信号)の入力には前記ポートPORT3乃至PORT5及びP

40

ORT8が割当てられる。前記チップイネーブル信号C E*はPROMライタからのフラッシュメモリFMRY の動作選択信号であり、アウトプットイネーブル信号O E*はフラッシュメモリFMRYに対する出力動作の指 示信号であり、ライトイネーブル信号WE*はフラッシ ュメモリFMRYに対する書込み動作の指示信号であ る。尚、アドレス信号EAOないしEA16のうちの1 ビットEA9の入力には前記信号NMIの入力端子が割 当てられる。この様にして割当てられたポートの外部端 子、並びに高電圧V p p の印加端子などのその他必要な 外部端子は、図3で説明した変換ソケットSOCKET を介して汎用PROMライタPRWに接続される。この ときの斯る外部端子の割り当ては、マイクロコンピュー タMCUを変換ソケットSOCKETを介してPROM ライタPRWに接続し易い端子配列になるように考慮す ることができる。上記第2動作モードにおいてPROM ライタPRWとの接続に割当てられる外部端子群には、 マイクロコンピュータMCUのその他の動作モードにお いては他の機能が割当てられることになる。

【0059】図16には図15のマイクロコンピュータ MCUを、例えば、樹脂によって封止することによって 得られた4方向に外部端子を有するフラットパッケージ の上面を示す。図16に示された信号は図15と共通で ある。信号名の示されていない外部端子(ピン)は、ウェート信号の入力ピン、バスリクエスト信号の入力ピン、バスアクノレッジ信号の出力ピン、シリアル・コミュニケーション・インタフェースSCIなどの周辺回路と外部との信号入出力ピンなどに利用される。

【0060】図16に示されるパッケージFPにおい て、上記パッケージFPから導出される各端子(ピン) の間隔は、0.5mm以下とされても良い。すなわち、 マイクロコンピュータMCUのユーザが上記マイクロコ ンピュータMCU内のフラッシュメモリFMRYを変換 ソケットSOCKETを介してPROMライタPRWに 接続し、上記フラッシュメモリFMRYにデータを書き 込む場合、パッケージFPの各端子間隔(ピンピッチ) PPが0.5mm以下とされると、上記変換ソケットS OCKETへ、上記パッケージFPを挿入する時に、変 換ソケットSOCKETと上記パッケージFPの外部端 子との不所望な接触に起因するピン曲りが発生しやすく なる。この様なピン曲りが発生すると、上記変換ソケッ トSOCKETの各端子と上記パッケージFPの各端子 との電気的接続が、ピン曲りの発生している端子に関し て、行われなくなる。その結果、PROMライタPRW で上記フラッシュメモリFMRYにデータを書き込めな くなる。

【0061】この点に関し本発明においては、中央処理 装置CPUがフラッシュメモリFMRYにデータを書き 込み可能とされているので、ユーザは、上記フラッシュ メモリFMRYへのデータ書き込みに外部PROMライ タPRWを使用せず、上記マイクロコンピュータMCUのパッケージを実装基板(プリント基板)に実装した後、中央処理装置CPUで上記フラッシュメモリFMRYにデータを書き込むようにすれば、上記マイクロコンピュータMCUが、ピンピッチPPが0.5mm以下のパッケージに封止されても、ユーザはパッケージから導出される外部端子のリード曲りを防止できる。尚、半導体メーカーは、自動ハンドラーを有しているので、0.5mm以下のピンピッチを有するパッケージに上記マイクロコンピュータMCUが封止されても、上記マイクロコンピュータMCUのテストをピン曲りを発生させないで確実に実行できる。

18

【0062】 [11] フラッシュメモリFMRYの書換 え用制御回路

【0063】図17には図15のマイクロコンピュータ MCUに内蔵されるフラッシュメモリFMRYの全体的 なブロック図が示される。同図においてARYは前記図 11で説明した2層ゲート構造の絶縁ゲート型電界効果 トランジスタによって構成されたメモリセルをマトリク ス配置したメモリアレイである。このメモリアレイAR Yは図14で説明した構成と同様に、メモリセルのコン トロールゲートはそれぞれ対応するワード線に接続さ れ、メモリセルのドレイン領域はそれぞれ対応するデー **タ線に接続され、メモリセルのソース領域はメモリブロ** ック毎に共通のソース線に接続されているが、メモリブ ロックの分割態様は図14とは相違される。例えば、図 18に示されるように、相対的にそれぞれの記憶容量が 大きな7個の大メモリブロック(大ブロック) LMBO 乃至LMB6と、相対的にそれぞれの記憶容量が小さな 8個の小メモリブロック(小ブロック)SMBO乃至S MB7とに分割されている。大メモリブロックはプログ ラム格納領域又は大容量データ格納領域などに利用され る。小メモリブロックは小容量データ格納領域などに利 . 用される。

【0064】図17において、ALATはアドレス信号 PAB0乃至PAB15のラッチ回路である。第1動作 モードにおいてそのアドレス信号PABO乃至PAB1 5は中央処理装置CPUの出力アドレス信号に対応され る。第2動作モードではアドレス信号PABO乃至PA B15はPROMライタPRWの出力アドレス信号EA O乃至EA15に対応される。XADECはアドレスラ ッチALATを介して取り込まれるロウアドレス信号を 解読するロウアドレスデコーダである。WDR Vはロウ アドレスデコーダXADECから出力される選択信号に 基づいてワード線を駆動するワードドライバである。デ ータ読出し動作においてワードドライバWDRVは5V のような電圧でワード線を駆動し、データの書き込み動 作では12Vのような髙電圧でワード線を駆動する。デ ータの消去動作においてワードドライバWDRVの全て の出力は0Vのような低い電圧レベルにされる。YAD ECはアドレスラッチYALATを介して取り込まれる カラムアドレス信号を解読するカラムアドレスデコーダ である。YSELはカラムアドレスデコーダYADEC の出力選択信号に従ってデータ線を選択するカラムアド レスデコーダである。SAMPはデータ読出し動作にお いてカラム選択回路YSELで選択されたデータ線から の読出し信号を増幅するセンスアンプである。DOLA Tはセンスアンプの出力を保持するデータ出力ラッチで ある。DOBUFFはデータ出力ラッチDOLATが保 持するデータを外部に出力するためのデータ出力バッフ ァである。図においてPDBO乃至PDB7は下位8ビ ット (1バイト) データであり、PDB 8乃至PDB1 5は上位8ビット (1バイト) データである。この例に 従えば出力データは最大2パイトとされる。DIBUF Fは外部から供給される書き込みデータを取り込むため のデータ入力バッファである。データ入力バッファDI BUFFから取り込まれたデータはデータ入力ラッチ回 路DILATに保持される。データ入力ラッチ回路DI LATに保持されたデータが"0"のとき、書き込み回 路WRITはカラム選択回路YSELで選択されたデー タ線に書き込み用髙電圧を供給する。 この書き込み用髙 電圧はロウアドレス信号に従ってコントロールゲートに 髙電圧が印加されるメモリセルのドレインに供給され、 これによって当該メモリセルが書き込みされる。ERA SECは指定されたメモリブロックのソース線に消去用 高電圧を供給してメモリブロックの一括消去を行うため の消去回路である。

【0065】FCONTは、フラッシュメモリFMRYにおけるデータ読出し動作のタイミング制御、及び書き込み消去のための各種タイミングや電圧の選択制御など 30を行う制御回路である。この制御回路FCONTは、コントロールレジスタCREGを備える。

【0066】図19にはコントロールレジスタCREG の一例が示される。コントロールレジスタCREGは、 それぞれ8ピットのプログラム/イレーズ制御レジスタ PEREGと、消去ブロック指定レジスタMBREG1 およびMBREG2によって構成される。プログラム/ イレーズ制御レジスタPEREGにおいて、Vppは書 換え用高電圧印加に応じて"1"にされる高電圧印加フ ラグである。Eビットは消去動作を指示するビットとさ 40 れ、EVビットは消去におけるベリファイ動作の指示ビ ットとされる。Pビットは書込み動作(プログラム動 作) の指示ピットとされ、PVビットは書込みにおける ベリファイ動作の指示ビットとされる。消去ブロック指 定レジスタMBREG1およびMBREG2は、それぞ れ7分割された大ブロックと8分割された小ブロックに 含まれる何れのメモリブロックを消去するかを指定する レジスタであり、その第0ビットから第7ビットは各メ モリブロックの指定用ビットとされ、例えばビット" 1"は対応メモリブロックの選択を意味し、ピット"

0"は対応メモリブロックの非選択を意味する。例えば、消去ブロック指定レジスタMBREG2の第7ビットが"1"のときは、小メモリブロックSMB7の消去が指定される。

20

【0067】上記コントロールレジスタCREGは外部からリード・ライト可能にされている。制御回路FCONTは、そのコントロールレジスタCREGの設定内容を参照し、それにしたがって消去・書込みなどの制御を行う。外部においては、そのコントロールレジスタCREGの内容を書換えることによって、消去・書込み動作の状態を制御することができる。

【0068】図17において、制御回路FCONTには、制御信号としてFLM、MS-FLN、MS-MISN、M2RDN、M2WRN、MRDN、MWRN、IOWORDN、及びRSTが供給され、更に、上位1バイトのデータPDB8乃至PDB15と、アドレス信号PAB0乃至PAB15の所定ビットが与えらる。

【0069】制御信号FLMは、フラッシュメモリFMRYの動作モードを指定する信号であり、その"0"が第1動作モードを指定し、"1"が第2動作モードを指定する。この信号FLMは、例えば前記モード信号MD0万至MD2に基づいて形成される。

【0070】制御信号MS-FLNは、フラッシュメモリFMRYの選択信号であり、その"0"が選択を指示し、"1"が非選択を指示する。第1動作モードでは中央処理装置CPUがその制御信号MS-FLNを出力し、第2動作モードにおいてその制御信号MS-FLNは、PROMライタPRWから供給されるチップ・イネーブル信号CE*に対応される。

10 【0071】制御信号MS-MISNはコントロールレジスタCREGの選択信号である。このとき、プログラム/イレーズ制御レジスタPEREGと消去プロック指定レジスタMBREG1およびMBREG2の何れを選択するかは、アドレス信号PAB0乃至PAB15の所定ビットを参照して決定される。第1動作モードでは中央処理装置CPUがその制御信号MS-MISNを出力する。第2動作モードでは、特に制限されないが、PROMライタPRWが出力する最上位アドレスビットEA16がその制御信号MS-MISNとみなされる。

40 【0072】M2RDNはメモリリードストローブ信号、M2WRNはメモリライトストローブ信号、MRD NはコントロールレジスタCREGのリード信号、MW RNはコントロールレジスタCREGのライト信号である。第1動作モードでは中央処理装置CPUがそれら制御信号を出力する。第2動作モードでは、特に制限されないが、PROMライタPRWから供給されるライトイネーブル信号WE*が前記信号M2WRN、MWRNとみなされ、PROMライタから供給されるアウトプットイネーブル信号OE*が前記信号M2RDN、MRDN 50 とみなされる。尚、メモリライトストローブ信号M2W

RNは、メモリセルに書込むべきデータをデータ入力ラッチ回路DILATに書込むためのストローブ信号とみなされる。メモリセルへの実際の書込みは前記コントロールレジスタCREGのPビットをセットすることによって開始される。

【0073】IOWORDNはフラッシュメモリFMR Yに対する8ビットリードアクセスと16ビットリード アクセスとの切換え信号とされる。第2動作モードにお いては当該制御信号IOWORDNは8ビットリードア クセスを指示する論理値に固定される。

【0074】RSTはフラッシュメモリFMRYのリセット信号である。この信号RSTによってフラッシュメモリFMRYがリセットされることにより、或は前記プログラム/イレーズ制御レジスタPEREGのVppフラグが"0"にされることにより、前記プログラム/イレーズ制御レジスタPEREGにおけるEV,PV,E,Pの各モード設定ビットがクリアされる。

【0075】図20にはフラッシュメモリFMRYにおけるメモリリード動作の一例タイミングチャートが示される。同図においてCK1M, CK2Mはノン・オーバ 20 ーラップ2相のクロック信号であり、動作基準クロック信号とみなされる。 tCYCはサイクルタイムであり、RAMに対するアクセスタイムと大差ない。コントロールレジスタCREGに対するリード動作もこれと同様のタイミングで行われる。

【0076】図21にはフラッシュメモリFMRYにおけるメモリライト動作の一例タイミングチャートが示される。同図に示されるライトストローブ信号M2WRNによって指示されるメモリライト動作では、前述のように、メモリセルに対する実際の書込みは行われず、入力アドレス信号PAB0乃至PAB15がアドレスラッチ回路ALATに保持されるとともに、入力データPB8乃至PB15がデータ入力ラッチDILATに保持されて、そのライトサイクルが終了される。コントロールレジスタCREGに対するライト動作もこれと同様のタイミングで行われるが、この場合にはコントロールレジスタCREGへの実際のデータ審込みが行われる。

【0077】 [12] フラッシュメモリFMRYの書換 え制御手順の詳細

この項目では、中央処理装置CPU又はPROMライタ 40 が前記制御回路FCONTを介してフラッシュメモリの 書込み、消去を行う制御手順の詳細な一例について説明 する。フラッシュメモリに対する情報の書込みは、基本 的に消去状態のメモリセルに対して行われる。マイクロ コンピュータがシステムに実装された状態でフラッシュ メモリの書換えを行う第1動作モードにおいて、中央処理装置CPUが実行すべき書換え制御プログラムは、消 去用プログラムと、書込み用プログラムを含む。第1動作モードの指定に従って、最初に消去の処理ルーチンを 実行し、ひき続いて自動的に書込みの処理ルーチンを 実

行するように書換え制御プログラムを構成することができる。或は消去と書込みを分けて別々に第1動作モードを指定するようにしてもよい。PROMライタによる書換え制御も第1動作モードの場合と同様のオペレーションによって実行される。以下、書込み制御手順と消去制御手順とをそれぞれ説明する。

22

【0078】図22には書込み制御手順の詳細な一例が示される。同図に示される手順は、例えば1バイトのデータを書込むための手順であり、第1動作モードにおける中央処理装置CPUの制御と、第2動作モードにおけるPROMライタの制御との双方に共通とされる。例えば制御主体を中央処理装置CPUとして説明する。

【0079】バイト単位でのデータ書込みの最初のステ ップでは、中央処理装置CPUはその内蔵カウンタnに 1をセットする (ステップS1)。次に、中央処理装置 CPUは、図21で説明したメモリライト動作を行っ て、フラッシュメモリFMRYに書込むべきデータを図 17のデータ入力ラッチ回路DILATにセットすると ともに、データを書込むべきアドレスをアドレスラッチ 回路ALATにセットする(ステップS2)。そして中 央処理装置CPUは、コントロールレジスタCREGに 対するライトサイクルを発行して、プログラムビットP をセットする(ステップ3)。これにより制御回路FC ONTは、前記ステップ2でセットされたデータ及びア ドレスに基づいて、そのアドレスで指定されるメモリセ ルのコントロールゲートとドレインとに高圧を印加して 書込みを行う。このフラッシュメモリ側での書込み処理 時間として中央処理装置CPUは例えば10μsec待 ち (ステップS4)、次いでプログラムビットPをクリ アする (ステップS5)。

【0080】その後、中央処理装置CPUは書込み状態 を確認するために、コントロールレジスタCREGに対 するライトサイクルを発行して、プログラムベリファイ ビットPVをセットする (ステップ6)。 これにより制 御回路FCONTは、前記ステップ2でセットされたア ドレスを利用して、そのアドレスで選択されるべきワー ド線にベリファイ用電圧を印加して、前配書込みを行っ たメモリセルのデータを読出す。ここで前記ベリファイ 用電圧は、充分な書込みレベルを保証するため、例えば 5Vのような電源電圧Vccよりもレベルの高い7Vの ような電圧レベルとされる。中央処理装置CPUはそれ によって読出されたデータと書込みに利用したデータと の一致を確かめる (ステップS7)。 中央処理装置 CP Uは、ベリファイによって一致を確認すると、プログラ ムベリファイビットPVをクリアし(ステップS8)、 これにより当該1バイトデータの書込みが完了される。 【0081】一方、中央処理装置CPUは、ステップS 7のベリファイによって不一致を確認すると、ステップ S9でプログラムベリファイビットPVをクリアした 後、前記カウンタnの値が、書込みリトライ上限回数N

40

に到達しているかの判定を行う(ステップS10)。この結果、書込みリトライ上限回数Nに到達している場合には書込み不良として処理が終了される。書込みリトライ上限回数Nに到達していない場合には、中央処理装置CPUは、カウンタnの値を1だけインクリメントして(ステップS11)、前記ステップS3から処理を繰返していく。

【0082】図23には消去制御手順の詳細な一例が示される。同図に示される手順は、第1動作モードにおける中央処理装置CPUの制御と、第2動作モードにおけ 10るPROMライタの制御との双方に共通とされる。例えば制御主体を中央処理装置CPUとして説明する。

【0083】中央処理装置CPUは、消去を行うに当たりその内蔵カウンタnに1をセットする(ステップS21)。次に中央処理装置CPUは、消去対象領域のメモリセルに対してプレライトを行う(ステップS22)。すなわち、消去対象アドレスのメモリセルに対してデータ"0"を書込む。このプレライトの制御手順は前記図22で説明した書込み制御手順を流用することができる。このプレライトの処理は、消去前のフローティング20ゲート内の電荷量を全ビット均一にして、消去状態を均一化するために行われる。

【0084】次に、中央処理装置CPUは、コントロー ルレジスタCREGに対するライトサイクルを発行し て、一括消去対象メモリブロックを指定する(ステップ S23)。すなわち、消去ブロック指定レジスタMBR EG1およびMBREG2に消去対象メモリブロック番 号を指定する。消去対象メモリブロックを指定した後、 中央処理装置CPUは、コントロールレジスタCREG に対するライトサイクルを発行して、イレーズビットE をセットする (ステップ24)。これにより制御回路F CONTは、前記ステップ23で指定されたメモリブロ ックのソース線に高圧を印加させて、当該メモリブロッ クを一括消去する。このフラッシュメモリ側での一括消 去の処理時間として中央処理装置CPUは例えば10m sec待つ(ステップS25)。この10msecとい う時間は、1回で消去動作を完結することができる時間 に比べて短い時間とされている。そして、次いでイレー ズピットEをクリアする(ステップS26)。

【0085】その後、中央処理装置CPUは消去状態を確認するために、先ず一括消去対象メモリブロックの先頭アドレスをベリファイすべきアドレスとして内部にセットし(ステップS27)、次いで、ベリファイアドレスにダミーライトを行う(ステップS28)。すなわち、ベリファイすべきアドレスに対してメモリライトサイクルを発行する。これにより、ベリファイすべきメモリアドレスがアドレスラッチ回路ALATに保持される。その後中央処理装置CPUは、コントロールレジスタCREGに対するライトサイクルを発行して、イレーズベリファイビットEVをセットする(ステップ2

9)。これにより制御回路FCONTは、前記ステップ S28でセットされたアドレスを利用して、そのアドレ スで選択されるべきワード線に消去ベリファイ用電圧を 印加して、前記消去されたメモリセルのデータを読出 す。ここで前記消去ベリファイ用電圧は、充分な消去レ ベルを保証するため、例えば5Vのような電源電圧Vc cよりもレベルの低い3.5Vのような電圧レベルとさ れる。中央処理装置CPUはそれによって読出されたデ ータが消去完結状態のデータに一致するかをベリファイ する(ステップS30)。中央処理装置CPUは、ベリ ファイによって一致を確認すると、イレーズベリファイ ピットEVをクリアし(ステップS31)、次いで今回 のベリファイアドレスが消去したメモリブロックの最終 アドレスか否かを判定し(ステップS32)、最終アド レスであれば一連の消去動作を終了する。最終アドレス に至っていないと判定されたときは、ベリファイアドレ スを1だけインクリメントして(ステップS33)、再 びステップS29からの処理を繰返していく。

24

【0086】一方、中央処理装置CPUは、ステップS30のベリファイによって不一致を確認すると、ステップS34でイレーズベリファイビットEVをクリアした後、前記カウンタnの値が、漸次消去上限回数Nに到達しているかの判定を行う(ステップS35)。この結果、漸次消去上限回数Nに到達している場合には消去不良として処理が終了される。漸次消去上限回数Nに到達していない場合には、中央処理装置CPUは、カウンタnの値を1だけインクリメントして(ステップS36)、前記ステップS24から処理を繰返していく。実際には、消去し過ぎによってメモリセルのしきい値電圧が負の値になってしまうような過消去を防止するために、1回毎にベリファイを行いながら10msecというような短時間づつ徐々に消去がくり返し行われていく。

【0087】上記実施例によれば以下の作用効果があ

【0088】(1)マイクロコンピュータMCUを所要のシステムに実装する前のような段階で最初に当該マイクロコンピュータMCUが内蔵するフラッシュメモリFMRYに情報を書き込むようなときは、第2動作モードを指定することにより、PROMライタPRWのような外部書き込み装置の制御によって能率的に情報の書込みを行うことができる。また、マイクロコンピュータMCUに第1動作モードを指定することにより、当該マイクロコンピュータMCUがシステムに実装された状態でそのフラッシュメモリFMRYの配憶情報を書換えることができる。このとき、一括消去機能により書換え時間の短縮を図ることができる。

【0089】(2) フラッシュメモリFMRYにおける 一括消去可能な単位として相互に記憶容量の相違される 50 複数個のメモリブロック(LMB, SMB)を設けてお くことにより、夫々のメモリブロックにはその記憶容量 に応じて例えばプログラム、データテーブル、制御デー タなどを保持させることができる。すなわち、相対的に 情報量の大きなデータは相対的に記憶容量の大きなメモ リブロックに、相対的に情報量の小さなデータは相対的 に記憶容量の小さなメモリブロックに書き込んでおくこ とができる。換言すれば、記憶すべき情報量に見合う記 憶容量のメモリブロックを利用することができる。した がって、プログラム領域にはちょうど良いがデータ領域 には消去単位が大きすぎて使いにくかったりする事態を 防止することができる。また、フラッシュメモリの保持 情報の一部書換えのために所要のメモリブロックを一括 消去しても、実質的に書換えを要しない情報群も併せて 消去した後で再び書き戻すと言うような無駄を極力防止 することができる。

【0090】(3)複数個のメモリブロックのうち内蔵RAMの記憶容量以下に設定されたメモリブロックを設けておくことにより、内蔵RAMをメモリブロック書換えのための作業領域若しくはデータバッファ領域として利用できるようになる。

【0091】(4)上記(3)において、マイクロコンピュータの実装状態でフラッシュメモリを書換えるとき、書換対象メモリブロックの情報を内蔵RAMに転送し、書換えるべき一部の情報だけを外部からもらってそのRAM上で書換を行ってから、フラッシュメモリの書換を行うことにより、書換え前に内部で保持されている書換を要しない情報を重ねて外部から転送を受けなくても済み、メモリブロックの一部書換のための情報転送の無駄を省くことができる。

【0092】(5) フラッシュメモリの一括消去時間は 小メモリブロックに対してもさほど短くならないから、 マイクロコンピュータMCUによる制御動作に同期して リアルタイムにフラッシュメモリそれ自体を書換えることはできないが、 内蔵RAMをメモリブロック書換えの ための作業領域若しくはデータバッファ領域として利用 することにより、 リアルタイムに書換えたとのと同じデータを結果的にメモリブロックに得ることができる。

【0093】(6)一括消去すべきメモリブロックの指定情報を書換え可能に保持するためのレジスタMBRE GをフラッシュメモリFMRYに内蔵させることにより、一括消去すべきメモリブロックをマイクロコンピュータMCUの内外(内蔵中央処理装置、外部PROMライタ)から同じ様な手順で容易に指定できる。

【0094】(7)上記夫々の作用効果によって、マイクロコンピュータMCUに内蔵されたフラッシュメモリFMRYの使い勝手を向上させることができる。

【0095】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

26 【0096】例えば、マイクロコンピュータに内蔵され る周辺回路は上記実施例に限定されず適宜変更すること ができる。フラッシュメモリのメモリセルトランジスタ は上記実施例のスタックドゲート構造のMOSトランジ スタに限定されず、書込み動作にもトンネル現象を用い たFLOTOX型のメモリセルトランジスタを用いるこ とも可能である。上記実施例では、フラッシュメモリに 対する消去並びに書込みの双方の制御を図22及び図2 3に示したようなソフトウェア的な手段を介して実現し 10 たが、本発明はそれに限定されるものではなく、例え ば、比較的時間のかかる一括消去を、フラッシュメモリ の内蔵専用ハードウェアによって制御させるようにして もよい。例えばその専用ハードウェアは、EビットやE Vビットのセット及びクリア制御をしたり、消去状態の ベリファイを行ったりする制御論理を備えることにな る。この一括消去の制御論理をフラッシュメモリに内蔵 させる構成は、一括消去に関するソフトウェア的な負担 が軽減されるという点においてユーザによる使い勝手を 向上させるが、その制御論理は面積を増大させる。ま 20 た、一括消去の単位はソース線を共通にするメモリブロ ックのほか、消去においてワード線を共通化できるメモ リブロックとすることもできるが、その何れを選択する かは、消去電圧の極性をどうするか、或は、一括消去単 位の記憶容量を極力小さくしようとする場合に単一のワ ード線に接続するメモリセルの数と単一のデータ線に接 続されるメモリセルの数との何れの方が少ないかなどの 事情を考慮して決定することができる。メモリブロック のサイズについては上記実施例のようなサイズ固定に限 定されない。例えば、コントロールレジスタの設定又は モード信号の指示にしたがってそのサイズを可変にする ことができる。例えば、ワード線を最小単位として一括 消去電圧を印加する場合には、ワード線を消去電圧で駆 動するドライバの動作をそのコントロールレジスタの設 定又はモード信号の指示にしたがって選択させればよ い。 更にメモリブロックの分割態様としては、 図24に 示される様に、全体を複数個の大ブロックLMB0~7 に分割し、更にその各大ブロックの中を複数個の小ブロ ックSMBO~SMB7に分けて、大ブロック単位又は 小ブロック単位で一括消去できるようにすることも可能 である。また、フラッシュメモリのメモリセルトランジ 40 スタにおいて、そのソース及びドレインは、印加される 電圧によって定まる相対的なものとして把握されるもの

【0097】本発明は、少なくとも単一の半導体チップ上に中央処理装置と電気的な消去・書込みによって書換え可能な不揮発性のフラッシュメモリとを備えた条件のマイクロコンピュータに広く適用することができる。

[0098]

【発明の効果】本願において開示される発明のうち代表 50 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0099】すなわち、本発明に係るマイクロコンピュータは第1動作モードと第2動作モードとを有するから、マイクロコンピュータをシステムに実装する前の初期データ、又は初期プログラムなどの比較的大量の情報を、汎用PROMライタなどで能率的に書込むことができる。更に、マイクロコンピュータが実装されたシステムを動作させながらデータのチューニングをする場合、またプログラムのバグ対策、若しくはシステムのバージョンアップに伴うプログラムの変更等、マイクロコンピュータがシステムに実装された状態でデータやプログラムの変更が必要になった時に、マイクロコンピュータを実装システムから取り外すことなくフラッシュメモリを書換えることができる。

27

【0100】フラッシュメモリにおける一括消去可能な単位として相互に記憶容量の相違される複数個のメモリブロックを設けておくことにより、相対的に情報量の大きなデータは相対的に記憶容量の大きなメモリブロックに、相対的に情報量の小さなデータは相対的に記憶容量の小さなメモリブロックに書き込んでおくことができ、記憶すべき情報量に見合う記憶容量のメモリブロックを利用することができる。したがって、プログラム領域にはちょうど良いがデータ領域には消去単位が大きすぎて使いにくかったりする事態を防止することができる。また、フラッシュメモリの保持情報の一部書換えのために所要のメモリブロックを一括消去しても、実質的に書換えを要しない情報群も併せて消去した後で再び書き戻すと言うような無駄を極力防止することができる。

【0101】複数個のメモリブロックのうち内蔵RAM の記憶容量以下に設定されたメモリブロックを設けてお 30 くことにより、内蔵RAMをメモリブロック書換えのた めの作業領域若しくはデータバッファ領域として利用で きるようになる。このような条件の下で、マイクロコン ピュータの実装状態でフラッシュメモリを書換えると き、書換対象メモリブロックの情報を内蔵RAMに転送 し、書換えるべき一部の情報だけを外部からもらってそ のRAM上で書換を行ってから、フラッシュメモリの書 換を行うことにより、書換え前に内部で保持されている 書換を要しない情報を重ねて外部から転送を受けなくて も済み、メモリブロックの一部書換のための情報転送の 40 無駄を省くことができる。また、フラッシュメモリが保 持するデータのチューニングなどに際して、前記内蔵R AMのアドレスを当該フラッシュメモリのメモリブロッ クのアドレスにオーバラップさせてそのRAM上でチュ ーニングを行い、チューニング結果をフラッシュメモリ の該当メモリブロックに転送することにより、マイクロ コンピュータによる制御動作に同期してリアルタイムに フラッシュメモリそれ自体を書換えることはできなくて も、リアルタイムに書換えたのと同じデータを結果的に メモリブロックに得ることができる。

【0102】一括消去すべきメモリブロックの指定情報 を書換え可能に保持するためのレジスタをフラッシュメ

モリに内蔵させることにより、一括消去すべきメモリブ ロックをマイクロコンピュータの内外から同じ様な手順 で容易に指定できるようになる。

28

【0103】上記夫々の効果によって、マイクロコンピュータに内蔵されたフラッシュメモリの使い勝手を向上させることができるという効果を得る。

【図面の簡単な説明】

【図1】図1は全面フラッシュメモリを採用したマイクロコンピュータの一実施例ブロック図である。

【図2】図2はフラッシュメモリと共にマスクROMを 採用したマイクロコンピュータの一実施例ブロック図で ある。

【図3】図3は汎用PROMライタによるフラッシュメモリの書換えに着目したブロック図である。

【図4】図4にCPU制御によるフラッシュメモリの書換えに着目したブロック図である。

【図5】図5は全面フラッシュメモリとされるマイクロ コンピュータの一例メモリマップである。

【図6】図6はフラッシュメモリと共にマスクROMを 有するマイクロコンピュータの一例メモリマップであ る

【図7】図7は消去の概略的な一例制御手順説明図である。

【図8】図8は書き込みの概略的な一例制御手順説明図である。

【図9】図9はフラッシュメモリのリアルタイム**書換え** への対応手法の一例説明図である。

【図10】図10はフラッシュメモリのメモリブロックの一部書換えを能率化する手法の一例説明図である。

【図11】図11はフラッシュメモリの原理説明図である。

【図12】図12は図11の記憶トランジスタを用いたメモリセルアレイの構成原理説明図である。

【図13】図13はメモリセルに対する消去動作並びに 書込み動作のための電圧条件の一例説明図である。

【図14】図14は一括消去可能なメモリブロックの記 (徳容量を相違させたフラッシュメモリの一例回路ブロック図である。

【図15】図15は図1のマイクロコンピュータに対応 される更に詳細なマイクロコンピュータの実施例ブロッ ク図である。

【図16】図16は図15のマイクロコンピュータがパッケージされた状態を示す平面図である。

【図17】図17は図15のマイクロコンピュータに内蔵されるフラッシュメモリの全体的なブロック図である

【図18】図18はメモリブロックの分割態様の一例説 50 明図である。 10

【図19】図19はコントロールレジスタの一例説明図 である。

【図20】図20はフラッシュメモリにおけるメモリリ - ド動作の一例タイミングチャートである。

【図21】図21はフラッシュメモリにおけるメモリラ イト動作の一例タイミングチャートである。

【図22】図22は書込み制御手順の詳細な一例フロー チャートである。

【図23】図23は消去制御手順の詳細な一例フローチ ヤートである。

【図24】図24はメモリブロック分割態様の別の例を 示す説明図である。

【符号の説明】

ABUS

マイクロコンピュータ MCU 半導体チップ CHP フラッシュメモリ **FMRY** LNB 大メモリブロック 小メモリブロック SMB 中央処理装置 CPU RAM ランダム・アクセス・メモリ CONT 制御回路 マスク・リード・オンリ・メモリ MASKROM モード信号 MODE モード信号入力端子 Pmode モード信号 MD0乃至MD2 ポート **PORTdata** ポート PORTaddr ポート PORTcont ソケット socket 汎用PROMライタ PRW

[図1]

アドレスバス

特開平 5-266219 30 DBUS データバス フローティングゲート 5 コントロールゲート 7 ソース 9 ドレイン 10 メモリアレイ ARY1乃至ARY7 メモリセル MC ワード線 WLO乃至WLn データ線 DLO乃至DL7 ソース線 SL1, SL2 B1, B2 消去ブロック指定レジスタのビッ PORT1乃至PORT12 ポート PROMライタとの入出力データ EDO乃至ED7 EAO乃至EA16 PROMライタからの入力アドレ ス信号 チップイネーブル信号 CE* OE* アウトプットイネーブル信号 ライトイネーブル信号 WE* 制御回路 20 FCONT CREG コントロールレジスタ

消去ブロック指定レジスタ NBREG プログラム/イレーズ制御レジス PEREG

タ イレーズビット Ε

イレーズベリファイビット ΕV

プログラムピット P


プログラムベリファイビット PΕ

消去回路 ERASEC

30 LMBO乃至LMB6 大メモリブロック

SMBO乃至SMB7 小メモリブロック


【図2】



[2 2] MCU CHP I/o TMR SCI CONT RAM SMB MODE Pmode MASK ROM CPU (5 8 K B マスクROM + フラッシュメモリ


【図3】

【 図 3 】 汎用PROMライタによる哲込み



【図4】

[图 4]




【図10】

【図12】

(M 1 0)




[2 1 2]



【図5】


[图 5]

全面フラッシュメモリの場合




【図6】

【図 6 】 MASK ROM +フラッシュメモリの場合




【図7】



. . .

【図8】


【図8】




[図9]

【図11】

【図13】






[[1 3]

| - KD-C | | | | |
|------------|--------------|-----|------|-----|
| メモリ素子 | 遊犯/外選択 | ソース | ドレイン | ゲート |
| Q 1 | 激択 | ò | 6, | 12v |
| 0.2 | 非選択 | 0+ | 07 | 12v |
| Q.3 | 库温状 | 0~ | 64 | Ov |
| 64 | ★3147 | 0~ | Ov | Ov |


| 相来(正配圧があ) | | | | |
|-----------|--------|-----|------|-----|
| メモリ童子 | 遊択/非選択 | ソース | ドレイン | ゲート |
| 21,23 | 激択 | 12v | Οv | Dv |
| 02,04 | 非遊択 | Ov | ·0v | 07 |

| 孙太(其毛庄万天) | | | | | |
|-----------|------------|-----|------|--------------|--|
| メモリ象子 | 業択/非選択 | ソース | ドレイン | ゲート | |
| 01,02 | 選択 | 5-4 | 6 | -10 v | |
| Q3, Q4 | 卵蓋択 | 3v | ٥- | 97 | |

【図16】




【図14】




【図15】

[[] 1 5]




【図17】




【図18】

【図19】


181




[24 19 3



【図20】




【図21】




【図22】

[图22]



【図24】

IM 241



フロントページの続き

(72)発明者 屋鋪 直樹

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72)発明者 馬場 志朗

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72)発明者 伊藤 髙志

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72) 発明者 向井 浩文

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72)発明者 佐藤 斉尚

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所武蔵工場内

(72)発明者 寺沢 正明

東京都小平市上水本町5丁目20番1号 日

立超エル・エス・アイ・エンジニアリング

株式会社内